本站原创摘要4-6
ABSTRACT6-11
1 绪论11-22
1.1 课题背景、目的及作用11-12
1.2 课题探讨近况12-13
1.3 高速串行互连规范的选择13-20
1.3.1 PCI Express14
1.3.2 串行Rapid IO14-16
1.3.3 光纤通道（Fibre Channel，FC）16-17
1.3.4 InifniBand17
1.3.5 千兆以太网（Gigabit Ethernet）17-18
1.3.6 Aurora18-19
1.3.7 技术特性比较19-20
1.4 本论文内容和结构安排20-22
2 互连设备实现结构设计22-41
2.1 关键技术22-33
2.2.1 8B/108 传输码22-25
2.2.2 Aurora 协议25-28
2.2.3 SERDES 技术28-30
2.2.4 RocketIO 技术30-33
2.2 互连设备实现结构设计33-41
2.1.1 物理层设计34-36
2.1.2 数据链路层设计36-41
3 互连设备硬件及固件的设计41-59
3.1 互连设备板的组成及结构41-44
3.3.1 XC2VP20 FPGA42-43
3.3.2 PCI 桥芯片43
3.3.3 FLASH43-44
3.3.4 光收发器44
3.3.5 SDRAM44
3.3.6 LED44
3.2 FPGA 配置加载方式的设计44-46
3.3 QL5064 桥芯片固件的主要设计46-50
3.3.1 QL5064 PCI Core 特性46
3.3.2 QL5064 User FPGA 设计46-50
3.4 XC2VP20 FPGA 的主要设计50-53
3.4.1 设计案例Mode150-51
3.4.2 设计案例Mode251
3.4.3 设计案例Mode351-52
3.4.4 设计案例Mode452-53
3.5 RocketIO 的设计要点53-54
3.5.1 电源53
3.5.2 时钟53-54
3.5.3 高速差分信号线的布线54
3.6 互连设备在PCI 总线上的映射54-59
3.6.1 QL5064 PCI Core 制约和状态寄存器55-57
3.6.2 QL5064 User FPGA 制约和状态寄存器57
3.6.3 XC2VP20 FPGA 制约和状态寄存器57-59
4 互连设备软件的设计与实现59-71
4.1 驱动程序调用方式的选择59-60
4.2 驱动程序的设计60-68
4.2.1 需要实现的函数60-63
4.2.2 任务同步和数据缓冲63-64
4.2.3 驱动程序的组成64-68
4.2.4 读写设备操作流程68
4.3 驱动例程实现的关键点68-71
5 互连设备的对接测试71-76
5.1 测试平台和主要观测工具71-72
5.2 互连设备自回路测试72-73
5.3 互连设备对接测试73-76
6 总结和展望76-78
6.1 探讨工作的总结76-77
6.1.1 课题探讨成果总结76-77
6.1.2 本人探讨工作总结77
6.2 进一步探讨方向77-78