数据采集基于NiosⅡ傅里叶光谱仪信号采集处理系统设计查抄袭率

中文摘要3-4

ABSTRACT4-8

1 绪论8-11

1.1 课题探讨的背景8

1.2 光谱浅析仪的探讨近况8-9

1.3 光谱仪的信号采集处理系统的探讨近况9

1.4 本设计探讨内容和结构9-11

1.4.1 探讨内容9-10

1.4.2 本论文的结构10-11

2 系统概述11-18

2.1 傅里叶光谱仪的基本原理11-13

2.1.1 迈克尔逊干涉原理11-12

2.1.2 单色光干涉12-13

2.1.3 复色光的干涉图13

2.2 基于 NIOSⅡ的傅里叶光谱仪信号采集处理系统的案例确定13-18

2.2.1 探测器的选择13-14

2.2.2 分光成像系统14-15

2.2.3 制约器和处理器的选择15-16

2.2.4 NiosⅡ软核处理器概述16-17

2.2.5 系统框架的提出17-18

3 信号采集处理系统的硬件电路设计18-35

3.1 电机制约电路的设计18-20

3.2 CCD 驱动电路设计20-23

3.2.1 线阵 CCD 芯片 TCD1501D20-22

3.2.2 CCD 驱动电路的设计22-23

3.3 前端差分器 AD62323-24

3.4 A/D 转换电路的设计24-28

3.4.1 A/D 芯片的选择24-25

3.4.2 AD9844A 及其运用设计25-28

3.5 USB 通讯电路设计28-31

3.5.1 USB 总线接口芯片 CH37528-30

3.5.2 CH375 电路的设计30-31

3.6 FPGA 电路的设计31-33

3.6.1 FPGA 配置电路设计31-32

3.6.2 FPGA 时钟及供电电路设计32

3.6.3 系统电源设计32-33

3.7 PCB 设计33-35

4 信号采集处理系统的逻辑设计及仿真35-53

4.1 开发环境介绍35

4.1.1 QuartusⅡ介绍35

4.1.2 SOPC Builder 介绍35

4.2 设计流程及模块的划分35-37

4.2.1 FPGA 设计流程35-36

4.2.2 模块的划分36-37

4.3 电机模块的设计37-38

4.4 CCD 模块的设计38-42

4.5 A/D 模块的设计42-45

4.6 数据存储和处理模块的设计45-47

4.6.1 数据存储45-46

4.6.2 FIR 数字滤波器的设计46-47

4.7 USB 通讯模块的设计47-50

4.7.1 基于 SOPC的 CH375 通讯系统的构建47-49

4.7.2 USB 通讯模块的 Verilog 代码编写49-50

4.8 制约模块的设计50-52

4.8.1 CCD 光积分时间的制约50-51

4.8.2 步进电机驱动脉冲的制约51

4.8.3 接收上位机指令制约51-52

4.9 FPGA 的逻辑实现52-53

5 信号采集处理系统的运用程序及系统测试53-58

5.1 上位机软件程序的设计53-54

5.1.1 上位机程序的开发及功能介绍53-54

5.1.2 波长标定54

5.2 下位机软件程序的设计54-56

5.2.1 下位机开发工具 NiosⅡIDE 介绍54-55

5.2.2 主程序设计55

5.2.3 采集数据55

5.2.4 数据传输55-56

5.3 系统测试56-58

6 结论58-60

致谢60-61