摘要5-6
Abstract6-11
插图索引11-13
附表索引13-14
第1章 绪论14-21
1.1 探讨背景及作用14-16
1.2 车用微制约器的近况与走势16-18
1.2.1 车用微制约器进展近况16-17
1.2.2 车用微制约器相关技术进展走势17-18
1.3 本论文探讨工作与内容18-19
1.4 本论文结构19-21
第2章 车用微制约器系统设计基础21-32
2.1 车用微制约器系统的结构21-23
2.1.1 车用微制约器的特点与结构21-22
2.1.2 系统的模块划分22-23
2.2 模糊逻辑指令23-25
2.3 后台调试方式25-27
2.4 系统的安全性浅析27-28
2.5 硬件设计的流程与策略28-31
2.6 小结31-32
第3章 模糊逻辑部件探讨与设计32-44
3.1 模糊逻辑指令浅析32-35
3.2 模糊逻辑微指令设计35-37
3.2.1 模糊逻辑微指令格式35-36
3.2.2 模糊逻辑微指令序列36-37
3.3 模糊逻辑部件的数据通路设计37-38
3.4 模糊逻辑运算器38-41
3.4.1 输入寄存器39-40
3.4.2 乘法运算器40-41
3.5 通用及模糊逻辑专用寄存器组41-43
3.5.1 通用寄存器41-42
3.5.2 模糊逻辑专用寄存器42-43
3.6 小结43-44
第4章 后台调试方式(BDM)部件的设计44-63
4.1 BDM 指令浅析44-48
4.1.1 BDM 硬件指令44-45
4.1.2BDM 固件指令45-48
4.1.3 BDM 指令结构48
4.2 BDM 通信时序浅析48-51
4.2.1 BDM 接口握手时序49-50
4.2.2 BDM 部件读数据的时序50
4.2.3 BDM 部件写数据的时序50-51
4.3 BDM 激活方式51-52
4.4 BDM 部件的设计52-62
4.4.1 BDM 部件的接口信号定义52-54
4.4.2 BDM 数据通路设计54
4.4.3 BDM 接口握手协议54-56
4.4.4 BDM 指令译码模块的设计56-58
4.4.5 BDM 字节通信的设计与实现58-62
4.5 小结62-63
第5章 系统的安全性设计63-73
5.1 面向 AES 的攻击及掩码技术63-65
5.1.1 高级加密标准(AES)63-64
5.1.2 功耗攻击64
5.1.3 门级掩码技术64-65
5.2 基于门级掩码的 AES 抗功耗攻击案例65-69
5.2.1 基本原理65
5.2.2 改善的带掩码的 AND 门65-67
5.2.3 GF(((22)2)2)域上一种改善的基于门级掩码的 S-盒设计67-68
5.2.4 基于门级掩码的 AES 抗功耗攻击案例68-69
5.3 实验结果浅析69-72
5.3.1 性能比较69-72
5.3.2 安全性浅析72
5.4 小结72-73
第6章 系统的仿真与验证73-84
6.1 自顶向下的设计策略和设计工具73-75
6.1.1 自顶向下(Top-Down)的设计策略73-74
6.1.2 利用硬件描述语言(HDL)的硬件电路设计策略74-75
6.1.3 设计工具和软件环境75
6.2 硬件环境75-76
6.2.1 FPGA 平台75-76
6.2.2 其他硬件资源76
6.3 系统仿真及 FPGA 验证76-83
6.3.1 模糊逻辑部件的测试77-78
6.3.2 BDM 部件的仿真与验证78-83
6.4 小结83-84
结论84-87