您的位置: turnitin查重官网> 工程 >> 工业设计 >阐述部件车用微制约器模糊逻辑和BDM部件和设计任务书

阐述部件车用微制约器模糊逻辑和BDM部件和设计任务书

收藏本文 2024-01-09 点赞:12963 浏览:49758 作者:网友投稿原创标记本站原创

摘要:微制约器在汽车电子领域的广泛运用,使现代汽车正向着智能化和网络化方向进展。国外以20世纪70年代后期开始致力于微制约器在汽车电子中的运用与探讨,现已形成较成熟的车用微制约器产品和解决案例。而国内起步晚、进展速度慢,具有成熟的自主知识产权的车用微制约器产品基本还是空白。由此,研制具有我国自主知识产权的车用微制约器芯片是我国科技工作者面对的挑战。随着汽车电子制约系统所在环境的复杂化和干扰多元化,具有很好适应性的模糊逻辑制约技术被引入车用微制约器的指令集中。Freescale HCS12是世界上第一个包含完整的模糊逻辑指令的微制约器。本课题通过浅析车用微制约器的特点与利用范围,设计一款兼容于Freescale HCS12指令集的16位车用微制约器。本论文负责模糊逻辑与后台调试方式(Background Debug Mode,BDM)部件探讨与设计,并对系统的安全性不足进行浅析与应对。论文的主要工作如下:通过探讨车用微制约器的特点与指令集,设计了两读两写四总线数据通路结构。在参考硬件设计策略的基础上,采取“自顶向下”的层次化设计思路,进行系统模块划分及模块间接口信号定义,并对系统的安全性进行了浅析。通过浅析模糊逻辑指令的系统结构,设计了模糊逻辑微指令格式,提出了模糊逻辑部件16位统一数据通路和两个快速运算单元的结构。提出的统一通路和结构,利用一个运算模块就可以满足模糊逻辑指令中8位/16位的有符号/无符号运算,避开了运算模块的重复,减少了部件的占用面积,两个ALU的结构可以实现运算的并行性,以而提升模糊逻辑指令执行速度。模糊逻辑指令测试的结果表明设计的模糊逻辑部件达到了目标。在对BDM的指令结构和通信时序深入浅析的基础上,设计了BDM部件的数据通路及接口信号,提出一种BDM指令集的快速译码案例,实现了BDM接口握手协议、BDM指令译码及执行和BDM字节通信的设计。对BDM部件的仿真与FPGA验证结果证实BDM通信时序的正确性及BDM指令的有效译码与执行。针对系统安全性,通过探讨AES的攻击与掩码技术,提出了GF(((22)2)2)域上一种基于门级掩码的输入中间值与输入掩码值构成非线性联系的S-盒设计案例,并将已设计的S-盒运用于AES中完成GF(((22)2)2)域上基于掩码的AES抗功耗攻击案例,改善的S-盒与已有的S-盒进行了比较与浅析,结果表明,改善的S-盒能有效抵抗功耗攻击与gptch攻击,与现有的S-盒相比综合性能更优。关键词:车用微制约器论文模糊逻辑部件论文BDM部件论文AES论文FPGA论文

    摘要5-6

    Abstract6-11

    插图索引11-13

    附表索引13-14

    第1章 绪论14-21

    1.1 探讨背景及作用14-16

    1.2 车用微制约器的近况与走势16-18

    1.2.1 车用微制约器进展近况16-17

    1.2.2 车用微制约器相关技术进展走势17-18

    1.3 本论文探讨工作与内容18-19

    1.4 本论文结构19-21

    第2章 车用微制约器系统设计基础21-32

    2.1 车用微制约器系统的结构21-23

    2.1.1 车用微制约器的特点与结构21-22

    2.1.2 系统的模块划分22-23

    2.2 模糊逻辑指令23-25

    2.3 后台调试方式25-27

    2.4 系统的安全性浅析27-28

    2.5 硬件设计的流程与策略28-31

    2.6 小结31-32

    第3章 模糊逻辑部件探讨与设计32-44

    3.1 模糊逻辑指令浅析32-35

    3.2 模糊逻辑微指令设计35-37

    3.2.1 模糊逻辑微指令格式35-36

    3.2.2 模糊逻辑微指令序列36-37

    3.3 模糊逻辑部件的数据通路设计37-38

    3.4 模糊逻辑运算器38-41

    3.4.1 输入寄存器39-40

    3.4.2 乘法运算器40-41

    3.5 通用及模糊逻辑专用寄存器组41-43

    3.5.1 通用寄存器41-42

    3.5.2 模糊逻辑专用寄存器42-43

    3.6 小结43-44

    第4章 后台调试方式(BDM)部件的设计44-63

    4.1 BDM 指令浅析44-48

    4.1.1 BDM 硬件指令44-45

    4.1.2BDM 固件指令45-48

    4.1.3 BDM 指令结构48

    4.2 BDM 通信时序浅析48-51

    4.2.1 BDM 接口握手时序49-50

    4.2.2 BDM 部件读数据的时序50

    4.2.3 BDM 部件写数据的时序50-51

    4.3 BDM 激活方式51-52

    4.4 BDM 部件的设计52-62

    4.4.1 BDM 部件的接口信号定义52-54

    4.4.2 BDM 数据通路设计54

    4.4.3 BDM 接口握手协议54-56

    4.4.4 BDM 指令译码模块的设计56-58

    4.4.5 BDM 字节通信的设计与实现58-62

    4.5 小结62-63

    第5章 系统的安全性设计63-73

    5.1 面向 AES 的攻击及掩码技术63-65

    5.1.1 高级加密标准(AES)63-64

    5.1.2 功耗攻击64

    5.1.3 门级掩码技术64-65

    5.2 基于门级掩码的 AES 抗功耗攻击案例65-69

    5.2.1 基本原理65

    5.2.2 改善的带掩码的 AND 门65-67

    5.2.3 GF(((22)2)2)域上一种改善的基于门级掩码的 S-盒设计67-68

    5.2.4 基于门级掩码的 AES 抗功耗攻击案例68-69

    5.3 实验结果浅析69-72

    5.3.1 性能比较69-72

    5.3.2 安全性浅析72

    5.4 小结72-73

    第6章 系统的仿真与验证73-84

    6.1 自顶向下的设计策略和设计工具73-75

    6.1.1 自顶向下(Top-Down)的设计策略73-74

    6.1.2 利用硬件描述语言(HDL)的硬件电路设计策略74-75

    6.1.3 设计工具和软件环境75

    6.2 硬件环境75-76

    6.2.1 FPGA 平台75-76

    6.2.2 其他硬件资源76

    6.3 系统仿真及 FPGA 验证76-83

    6.3.1 模糊逻辑部件的测试77-78

    6.3.2 BDM 部件的仿真与验证78-83

    6.4 小结83-84

    结论84-87

copyright 2003-2024 Copyright©2020 Powered by 网络信息技术有限公司 备案号: 粤2017400971号