本站原创
摘要：同步与信道编码子层用以实现对AOS传输帧的差错控制编译码、编译码交织与解交织、帧定界与同步等处理，保证数据在空间通信链路传输过程中的可靠性。对AOS同步与信道编码子层提供的差错控制编码、帧同步和伪随机化等关键技术进行研究。着重研究了交织与解交织的原理，及RS(255,223)码解交织器的设计方案。对解交织器的数据存储模块、顺序地址模块、交织地址模块、选择器模块进行了研究和设计。对交织地址的两种实现方法进行比较分析。
关键词：高级在轨系统；RS码；解交织；矩阵交织
1009-3044(2012)36-8802-03
AOS(Advanced Orbiting Systems，高级在轨系统)是由CCSDS(Consultative Committee For Space Data Systems，空间数据系统咨询委员会)为了适应空间技术发展的需要提出的一种空间数据系统体制，它可以满足传输多种类型数据的复杂航天器的要求。CCSDS建议书将空间数据系统划分为5层，分别是应用层、传输层、网络层、数据链路层和物理层。AOS同步与信道编码子层是数据链路层的子层，主要任务就是使用规定的编码技术使传输帧可靠的通过可能嘈杂的物理层。
AOS同步与信道编码子层的主要功能就是为AOS传输帧在空间链路的传输提供差错控制编码、交织与解交织、传输帧定界与同步和伪随机化的功能。CCSDS将RS(255,223)码作为AOS的纠错编码，RS(255,223)码最多可以纠正16字节的错误，且具备很强的检错能力。由于数据在传输过程中信道受到干扰，导致数据发生连续的错误，而这些错误可能超出RS(255,223)码可以纠正的16字节。所以，CCSDS建议RS(255,223)码使用1到5级的交织与解交织技术来提高纠错能力。
矩阵交织是将数据按行的顺序写入M×N矩阵，再按列的顺序读出。解交织过程是将交织后的数据序列按列的顺序写入，再按行顺序读出。
根据解交织器的交织写入、顺序读出特性，需要将数据全部写入RAM后，才可以对RAM的进行读出。在对RAM进行读操作时，RAM写操作就会停止，这样就使输入连续的数据通过解交织器时存在一个延时，后面的数据进入解交织器就必须有更多的存储空间来存放后面的数据。所以采用两块RAM，轮流读写保证数据的连续性。两个解交织矩阵替换存储数据，实现接收端连续数据的解交织功能。
RAM有单端口RAM和双端口RAM之分。单口RAM是存储器上只有一套数据线、地址线、读写控制线；双口RAM 是在一个存储器上具有两套完全独立的数据线、地址线和读写控制线。双口RAM和单口RAM比较起来，省去了对地址选择器的设计，减少了逻辑单元的占用，又提高了数据吞吐量双口RAM可用于提高RAM的吞吐率，适用于实时的数据缓存。所以本课题采用双口RAM来做数据存储器，如图3所示。
由于两块RAM读写操作相反，需要一个开关对两块RAM进行读写切换，所以，设计一个读写控制模块控制两块RAM进行切换操作。如图3，读写控制器设定wr和rd初始值为1和0，表示RAM1写，RAM2读。当第一次计数器满时，进位信号使wr，rd状态反转，既wr=0，rd=1。当第二次计数器满时，进位信号又使wr=1，rd=0。这样循环下去，实现对两块RAM进行切换的控制。
参考文献：
CCSDS 130.1-g-1：TM Synchronizationand and Channel Coding-Summary of Conceptand Rationale[S].Green Book,2006.
CCSDS 131-b-1：TM Synchronization And Channel Codeing[S].Blue Book,2003.
[3] 王笃文.高级在轨系统RS(255,223)译码器的优化设计与实现[D].呼和浩特:内蒙古工业大学,2008.
[4] 宋波.交织器与解交织器的研究及其硬件实现[D].上海:同济大学,2003.
[5] 宋文妙,范寒柏,鄂秀焕.用FPGA实现交织和解交织技术[J].电力系统通信,2001(3).
[6] 钱唯欢,葛万成,龚国强.交织RS码的仿真研究与实现[J].通信技术,2008(11):17-19.
[7] 薛铭,肖红,张静.基于FPGA实现的交织编码器[J].长春工程学院学报,2008,9(3).
[8] 张赟隆.交织与解交织的算法研究及FPGA实现[D].西安:西安电子科技大学,2007.
[9] 周小虎,黄佩伟.矩阵交织器的通用CPLD实现方法[J].信息技术,2005(4):58-60.
[10] 范寒柏,宋文妙.数据通信中交织与
关键词：高级在轨系统；RS码；解交织；矩阵交织
1009-3044(2012)36-8802-03
AOS(Advanced Orbiting Systems，高级在轨系统)是由CCSDS(Consultative Committee For Space Data Systems，空间数据系统咨询委员会)为了适应空间技术发展的需要提出的一种空间数据系统体制，它可以满足传输多种类型数据的复杂航天器的要求。CCSDS建议书将空间数据系统划分为5层，分别是应用层、传输层、网络层、数据链路层和物理层。AOS同步与信道编码子层是数据链路层的子层，主要任务就是使用规定的编码技术使传输帧可靠的通过可能嘈杂的物理层。
AOS同步与信道编码子层的主要功能就是为AOS传输帧在空间链路的传输提供差错控制编码、交织与解交织、传输帧定界与同步和伪随机化的功能。CCSDS将RS(255,223)码作为AOS的纠错编码，RS(255,223)码最多可以纠正16字节的错误，且具备很强的检错能力。由于数据在传输过程中信道受到干扰，导致数据发生连续的错误，而这些错误可能超出RS(255,223)码可以纠正的16字节。所以，CCSDS建议RS(255,223)码使用1到5级的交织与解交织技术来提高纠错能力。
1 交织与解交织的基本原理
交织与解交织实质上是一种编码过程。交织是把纠错码数据按一定规律打乱，解交织是把交织打乱的纠错码数据重新排列，恢复成原来的码字。数字通信中常用的交织器按交织方法分为随机交织器和分组交织器。随机交织是采用已定的随机地址交织映射，由这个已定交织映射输入序列。分组交织又可分为矩阵交织和卷积交织。矩阵交织是将数据按行的顺序写入M×N矩阵，再按列的顺序读出。解交织过程是将交织后的数据序列按列的顺序写入，再按行顺序读出。
2.1数据存储器模块
由于设计所选用的FPGA芯片是Altera公司CycloneII系列EP2C35F484C8芯片，内部带有105个4Kbit RAM逻辑块，所以不需要外接存储器，直接使用FPGA内部的RAM存储交织数据。该文采用5级交织技术，每一个RS码长度为255字节，一组交织数据长度为1275(255×5=1275)字节，故解交织器至少会用到2K(1024<1275<2048)的存储容量，对于一般的FPGA来说，都能满足这个存储容量要求。根据解交织器的交织写入、顺序读出特性，需要将数据全部写入RAM后，才可以对RAM的进行读出。在对RAM进行读操作时，RAM写操作就会停止，这样就使输入连续的数据通过解交织器时存在一个延时，后面的数据进入解交织器就必须有更多的存储空间来存放后面的数据。所以采用两块RAM，轮流读写保证数据的连续性。两个解交织矩阵替换存储数据，实现接收端连续数据的解交织功能。
RAM有单端口RAM和双端口RAM之分。单口RAM是存储器上只有一套数据线、地址线、读写控制线；双口RAM 是在一个存储器上具有两套完全独立的数据线、地址线和读写控制线。双口RAM和单口RAM比较起来，省去了对地址选择器的设计，减少了逻辑单元的占用，又提高了数据吞吐量双口RAM可用于提高RAM的吞吐率，适用于实时的数据缓存。所以本课题采用双口RAM来做数据存储器，如图3所示。
由于两块RAM读写操作相反，需要一个开关对两块RAM进行读写切换，所以，设计一个读写控制模块控制两块RAM进行切换操作。如图3，读写控制器设定wr和rd初始值为1和0，表示RAM1写，RAM2读。当第一次计数器满时，进位信号使wr，rd状态反转，既wr=0，rd=1。当第二次计数器满时，进位信号又使wr=1，rd=0。这样循环下去，实现对两块RAM进行切换的控制。
2.2顺序地址模块
顺序地址模块主要作用是向RAM提供顺序地址。根据顺序地址的特点顺序地址模块可用计数器来产生顺序地址。构造一个1275的计数器，计数器每计数一次，就将数字送到RAM的读地址，当计数器满时，计数器发信号发控制信号，开始按交织地址向RAM写入数据。2.3交织地址模块
这种方法稍微复杂点，是实现数字通信中的交、解交织器的一种比较通用的方案。3 结束语
该文提出了在AOS同步与信道编码子层接收端添加解交织技术，来提高系统的整体纠错能力。着重介绍了RS（255，223）码交织深度为5的解交织器的设计与实现。参考文献：
CCSDS 130.1-g-1：TM Synchronizationand and Channel Coding-Summary of Conceptand Rationale[S].Green Book,2006.
CCSDS 131-b-1：TM Synchronization And Channel Codeing[S].Blue Book,2003.
[3] 王笃文.高级在轨系统RS(255,223)译码器的优化设计与实现[D].呼和浩特:内蒙古工业大学,2008.
[4] 宋波.交织器与解交织器的研究及其硬件实现[D].上海:同济大学,2003.
[5] 宋文妙,范寒柏,鄂秀焕.用FPGA实现交织和解交织技术[J].电力系统通信,2001(3).
[6] 钱唯欢,葛万成,龚国强.交织RS码的仿真研究与实现[J].通信技术,2008(11):17-19.
[7] 薛铭,肖红,张静.基于FPGA实现的交织编码器[J].长春工程学院学报,2008,9(3).
[8] 张赟隆.交织与解交织的算法研究及FPGA实现[D].西安:西安电子科技大学,2007.
[9] 周小虎,黄佩伟.矩阵交织器的通用CPLD实现方法[J].信息技术,2005(4):58-60.
[10] 范寒柏,宋文妙.数据通信中交织与
源于：论文格式字体www.udooo.com
解交织的FPGA实现[J].华北电力大学学报,2002(2).