耦合纺机专用全数字多轴运动制约系统集

摘要2-3

ABSTRACT3-7

1 绪论7-11

1.1 引言7

1.2 课题的探讨背景和实际作用7-8

1.3 运动制约器国内外进展近况和进展动态8-9

1.4 课题探讨的主要内容9-11

2 运动制约器整体案例设计11-15

2.1 运动制约系统概述11-12

2.1.1 STM32F103 介绍11

2.1.2 CycloneII 系列 FPGA 介绍11-12

2.2 运动制约器的性能指标12

2.3 系统整体案例的确定及可行性浅析12-15

2.3.1 系统化整体案例的确定12-14

2.3.2 系统案例可行性浅析14-15

3 运动制约器硬件系统设计15-25

3.1 STM32F103VE 核心系统的硬件设计15-21

3.1.1 电源电路15

3.1.2 时钟电路15-16

3.1.3 复位电路16

3.1.4 启动方式16-17

3.1.5 串行通信接口电路17

3.1.6 SD 卡硬件接口电路17-18

3.1.7 USB 接口电路18-19

3.1.8 SRAM 扩展电路19-20

3.1.9 FLASH 扩展电路20-21

3.1.10 调试接口电路21

3.2 FPGA 系统电路21-23

3.2.1 FPGA 电源电路21-22

3.2.2 时钟电路22

3.2.3 配置电路22-23

3.3 伺服驱动设计部分23-25

3.3.1 数字输入信号的接线电路23

3.3.2 数字输出信号的接线电路23-24

3.3.3 脉冲/ 方向输出信号电路设计24

3.3.4 编码器输入电路设计24-25

4 运动制约算法浅析及实现25-57

4.1 插补算法25-36

4.1.1 比值积分法直线插补26-31

4.1.2 比值积分法圆弧插补31-36

4.2 加减速设计36-48

4.2.1 梯形加减速37-42

4.2.2 S 曲线加减速42-48

4.3 光电编码器48-49

4.4 交叉耦合算法49-52

4.5 数字 PID 制约器设计52-57

5 运动制约系统软件设计57-67

5.1 制约系统主要功能实现57-58

5.2 管理系统主要功能部分58-67

5.2.1 μC/OS-II 在 STM32 上的移植58-64

5.2.2 部分运动制约器驱动函数定义与功能浅析64-67

6 系统的调试及运用67-75

6.1 系统的硬件调试67-68

6.2 系统的软件调试68-69

6.2.1 FPGA 系统软件调试介绍68

6.2.2 STM32 系统软件调试介绍68-69

6.3 运动制约器的运用实例69-70

6.4 系统调试历程中出现的故障及解决案例70-75

7 结论与展望75-77

7.1 结论75

7.2 展望75-77