本站原创
摘 要： 针对目前广泛使用的TMS320DM642处理器在视频/图像系统开发中容易出现的问题，从工程实践的角度进行了总结和分析。在介绍DM642视频/图像硬件系统原理的基础上，对电路设计、软件编程以及FLASH烧写过程中可能出现的问题进行了深入的分析，并给出相应的解决方法。并基于这款处理器进行了图像系统的实践开发，表明这些总结分析可以为DM642处理器的工程化提供一定参考。
关键字：TMS320DM642； 硬件开发； 视频/图像； FLASH烧写
1004?373X（2013）08?0086?03
目前的视频/图像处理的系统，研究或者设计人员使用最多的一款处理器是TI推出的针对视频/图像的定点视频数字信号处理器TMS320DM642[1?3]。仅仅根据TI提供的开发板的原理图以及各种数据手册和国内几家比较大的研发DSP开发板的公司所提供的信息，并不能顺利地完善对DM642图像处理系统的开发[4?5]。本文针对目前广泛使用的TMS320DM642处理器在微型视频/图像系统开发中容易出现的问题，从工程实践的角度进行了总结和分析。能够对广大的图像/视频系统的开发人员提供一定的工程参考。
对于复位电路，很有必要选用专用的复位芯片，如果
方式。目前一般的PCB工厂可以加工的最小线宽是4 mil，最小间距也是4 mil，最小的过孔孔径是内径8 mil，外径16 mil。在设计的过程中，要尽量减小PCB板的加工难度。硬件系统的焊接顺序一般分为以下几步：电源部分；DSP、晶振，复位电路，滤波电容、JTAG，能够进入CCS，识别处理器；扩展存储器芯片，写调试代码进行调试；其他的辅助芯片。在焊接电源部分的时候要特别注意的是，要仔细查阅电源芯片的数据手册，确认电路中的电阻、电感、滤波电容是否有特殊要求。以TPS54310PWP[9]为例，图2为数据手册中提供的典型的电路结构。输出滤波包括1.2 mH的电感和180 mF的电容。这里的电感要采用低阻抗功率电感，内阻小于0.017 Ω。电容要采用电阻小于0.015 Ω的ESR。如果这里的电感采用普通的0603封装的电感，在空板子上只是调试电压，是没有什么问题的。但是一旦加上负载（这里指的是DSP处理器），就会造成电压不正常或者没有输出。对于此处电感和电容的选型上，往往被众多设计人员尤其是初学者所忽略[10]。图3给出了实践开发完成的DM642硬件电路板。
关键字：TMS320DM642； 硬件开发； 视频/图像； FLASH烧写
1004?373X（2013）08?0086?03
目前的视频/图像处理的系统，研究或者设计人员使用最多的一款处理器是TI推出的针对视频/图像的定点视频数字信号处理器TMS320DM642[1?3]。仅仅根据TI提供的开发板的原理图以及各种数据手册和国内几家比较大的研发DSP开发板的公司所提供的信息，并不能顺利地完善对DM642图像处理系统的开发[4?5]。本文针对目前广泛使用的TMS320DM642处理器在微型视频/图像系统开发中容易出现的问题，从工程实践的角度进行了总结和分析。能够对广大的图像/视频系统的开发人员提供一定的工程参考。
1 DM642硬件系统
对做图像视频处理的系统来讲，众多的开发设计人员都是在此TI硬件系统上进行取舍，设计符合自己要求的硬件系统。而对于所采用的芯片的选型基本上和TI开发板的资料大同小异[6?7]。图1为TI DM642开发板硬件系统的结构图，主要由视频解码、DSP处理器、SDRAM、FLASH、FPGA、视频编码以及时钟电源复位等几个模块组成。在DM642最小系统中要注意以下引脚的配置。启动方式由AEA[22∶21] 引脚的电平状态控制，在扩展了FLASH的系统中，一般选择的是从EMIFA接口加载程序，TI公司提供的DM642开发板原理图的硬件系统的结构如图1所示[8]。这时AEA[22∶21]均要接上拉电阻。AEA[20：19]电平状态用于设置EMIFA接口同步时钟的来源，在常用的设计中，一般采用的是缺省状态，即EMIFA同步时钟来自AECLKIN引脚。若选用600 MHz的DM642，这个频率通常是由50 MHz的外部晶振通过12倍频得到。CLKMODE[1∶0]引脚决定倍频的倍数。LENDIAN模式的选择，Little模式上拉，Big模式下拉，通常选择Little模式。除了这些比较常见的配置外，在设计中还要注意一些引脚的电平设置，这些引脚通常也是上拉或下拉，如果设置不对的话，往往会影响整个系统的工作。例如外设的PCI，HPI，EMAC模式的选择分别由复位时PCI_EN，PCI_EEAI，HD5，MAC_EN引脚的电平决定。对于仿真的EMU[1：0]引脚，芯片内部已通过30 kΩ电阻上拉， 在边界扫描时无需外部上拉/下拉电阻，在仿真/通常状态时需上拉。为了保证其上拉，在电路设计中，一般外接上拉电阻。JTAG的[TRST]内部已下拉，为了保证其下拉，外部可接下拉电阻。AARDY一般做上拉处理。[HOLD]上拉。任何在NMI引脚的噪声都可能触发NMI中断，所以一般做上拉处理。这些需要做上拉或下拉处理的引脚，在系统开发的试验验证阶段，都应该做成上拉/下拉可调的状态，便于修改和调试。对于复位电路，很有必要选用专用的复位芯片，如果
摘自：学年论文www.udooo.com
单纯地采用RC电路或者是由FPGA写时序来完成系统的复位，极有可能造成不可靠的复位，进入不了CCS开发环境。由于视频编码、视频解码芯片的寄存器的配置都是通过I2C总线来完成的。I2C总线可以挂多个从设备，并通过从设备地址来区分访。而TVP5150PBS只能配置2个不同的从设备地址，如果系统设计了多个视频通道，这时候就要对I2C做总线切换。总线切换的控制引脚可以通过DM642的某一通用I/O口来完成。2 PCB图设计和硬件调试
TMS320DM642总共548个引脚，BGA封装，这对PCB图的设计来带了很大的难度，至少要采用4层板结构。一块电路板的电磁兼容性往往由PCB板决定。由于PCB设计的不合理引起的干扰，会使系统的性能下降，也有可能造成电路板的调试失败。DM642周边的滤波电容的放置也是不容忽视的，可以考虑放置在BGA背面的空余处。要根据PCB上器件的布局合理地安排电路板的分层方式。目前一般的PCB工厂可以加工的最小线宽是4 mil，最小间距也是4 mil，最小的过孔孔径是内径8 mil，外径16 mil。在设计的过程中，要尽量减小PCB板的加工难度。硬件系统的焊接顺序一般分为以下几步：电源部分；DSP、晶振，复位电路，滤波电容、JTAG，能够进入CCS，识别处理器；扩展存储器芯片，写调试代码进行调试；其他的辅助芯片。在焊接电源部分的时候要特别注意的是，要仔细查阅电源芯片的数据手册，确认电路中的电阻、电感、滤波电容是否有特殊要求。以TPS54310PWP[9]为例，图2为数据手册中提供的典型的电路结构。输出滤波包括1.2 mH的电感和180 mF的电容。这里的电感要采用低阻抗功率电感，内阻小于0.017 Ω。电容要采用电阻小于0.015 Ω的ESR。如果这里的电感采用普通的0603封装的电感，在空板子上只是调试电压，是没有什么问题的。但是一旦加上负载（这里指的是DSP处理器），就会造成电压不正常或者没有输出。对于此处电感和电容的选型上，往往被众多设计人员尤其是初学者所忽略[10]。图3给出了实践开发完成的DM642硬件电路板。
3 软件设计流程及FLASH烧写
CSL是TI公司为其DSP产品提供了CSL（Chip Support Library，CSL）库函数，提供硬件资源的操作函数。在程序设计过程中利用CSL库函数可以方便地访问DSP的寄存器和硬件资源，提高DSP软件的开发效率和速度。DM642对应的CSL库文件的名称为cslDM642.lib（Little Endian模式下使用的CSL库）或cslDM642e.lib（Big Endian模式下使用的CSL库）。所以在建立project的时候，首先要添加cslDM642.lib或者cslDM642e.lib文件。源于：论文格式范例www.udooo.com