试议控制器基于FPGA实现多智能系统统一致性制约

摘要4-5

Abstract5-6

目录6-9

第1章 绪论9-12

1.1 探讨背景9-10

1.2 探讨作用10

1.3 文献浅析10-11

1.4 论文结构11-12

第2章 谐波论述12-15

2.1 谐波的定义与经验公式12-14

2.1.1 谐波的基本定义12-13

2.1.2 谐波失真率公式13-14

2.2 LC电路共振浅析14

2.3 本章小结14-15

第3章 多智能体有限时间收敛一致性制约系统结构15-21

3.1 基本原理15-17

3.2 转换工作原理17-19

3.3 本探讨所提出的制约系统结构19-20

3.4 本章小结20-21

第4章 模糊制约器设计21-33

4.1 基本模糊论述介绍21

4.2 基本模糊制约器结构21-25

4.2.1 模糊化界面22-23

4.2.2 规则库23-24

4.2.3 决策推论24-25

4.3 带有有限时间收敛的模糊制约器25-32

4.3.1 有限时间收敛糊制约器设计原则25-26

4.3.2 利用有限时间收敛糊制约器的电压回路设计26

4.3.3 定义有限时间收敛糊制约器的输入与输出变量26-27

4.3.4 模糊化界面的电路设计27-28

4.3.5 规则库订定28-30

4.3.6 定义模糊推论的策略30-31

4.3.7 解模糊化界面的电路设计31-32

4.4 本章小结32-33

第5章 软件模拟与规划33-38

5.1 SIMULINK介绍33

5.2 模拟模块图33-37

5.2.1 负载模块33-34

5.2.2 PWM模块34

5.2.3 Matlab的APF模型34-35

5.2.4 谐波失真率35-37

5.2.5 反馈电压响应37

5.3 本章小结37-38

第6章 制约系统的实现及实验结果38-65

6.1 CYCLONEⅡ EP2C35F672C6芯片介绍38

6.2 ALTERA DE2模块38-40

6.3 芯片设计40-52

6.3.1 硬件描述语言40-42

6.3.2 软件设计流程42-44

6.3.3 数值系统44-45

6.3.4 模拟/数字转换电路45-49

6.3.5 脉波宽度调变设计49-50

6.3.6 Deadband停滞带产生单元50-52

6.4 有限时间收敛一致性制约器的电路设计52-57

6.4.1 模糊化界面的电路设计52-53

6.4.2 决策推论的电路设计53-54

6.4.3 解模糊化界面的电路设计54-55

6.4.4 QuartusⅡ模拟结果55-56

6.4.5 QuartusⅡ环境下的制约电路56-57

6.5 模拟电路实现57-61

6.5.1 电源供应电路57

6.5.2 有效时间收敛电路设计57-58

6.5.3 光隔离栅极驱动电路58-60

6.5.4 数码类比转换器60

6.5.5 电压侦测电路60-61

6.6 实验波形图61-64

6.6.1 实测波型图62-64

6.7 本章小结64-65

第7章 结论与展望65-66

7.1 结论65

7.2 展望65-66

致谢66-67