本站原创
摘要：以对EPM1270T144I5 CPLD的开发为例，介绍了一种基于CPLD的伺服控制系统设计方法。做为单片机等主控芯片的协处理器，CPLD的应用有效的分担了主控芯片的任务量，为其节省内部资源并提高系统的可靠性。
关键词：CPLD伺服电机位置
1007-9416（2012）09-0003-02
1、引言
随着对控制系统所需具备功能的要求不断提高，控制系统的设计日趋复杂。单片机凭借其稳定可靠的性能在伺服控制系统设计中长期占有一席之地，但是随着需要检测和控制的信息不断增加，单片机系统的资源承受着越来越大的压力。CPLD具有硬件软件化的独特性能，并且可以承担在复杂工况下的工作，于是我们就选用了CPLD做为协处理器，在伺服系统设计中承担位置信息读取、电机控制、限位信号检测等工作，从而有效地分担单片机的任务量。通过在若干工程中的成功应用，证明这种设计思想是具有广
CPLD主时钟根据实际要求相应选取，本课题选用的主时钟为1
码盘主要硬件配置为片选、时钟及数据反馈，我们选用的码盘为串行数据输出码盘，通过CPLD编程，将串行数据转化为并行数据并输出给单片机，减少了单片机对数据的处理工作量。码盘数据读取部分CPLD电路图如下图4所示。
可靠的伺服控制系统都需要设计软件及硬件双重的限位保护，通过选用接近开关等传感器并设计相应的电路可以实现硬件限位功能，这里不作详细介绍。
5、结语
本文提出的CPLD在伺服控制系统中的应用，可以充分发挥CPLD硬件软件化的优点，在固有硬件环境下实现有效裁减硬件功能。CPLD做为协处理器分担了单片机的大量工作，减轻单片机的资源负担。笔者已在很多工程中成功使用这种设计思路，达到了很好的应用效果，该设计思想对于伺服控制系统设计具有很强的借鉴意义。
参考文献
周立功，夏宇闻.单片机与CPLD 综合应用技术[M].北京：北京航空航天大学出版社，2004.
李洪伟，袁斯华等.基于Quartus II的FPGA/CPLD设计[M].北京：电子工业出版社，2006.
[3]黄智伟.FPGA系统设计与实践[M].北京：电子工业出版社，2005.
[4]井新宇.基于FPGA/CPLD设计与实现UART[J].今日电子，2004，（07）.
[5]Bunse C，Gross H G，Peper C.Applying a model-based approach for embedded system development[C]//33rd Euromicro Conference on Software Engineering and Advanced Applications.Lübeck，Germany，2007：121-128.
[6]陈冬梅，梁红玉，陆冬妹.PC机与单片机间串行通信的实现[J].现代电子技术，2010，（17）.
[7]季晓松，李正生.一种基于CPLD的串行码发生器设计[J].电子测量技术，2010，（09）.
关键词：CPLD伺服电机位置
1007-9416（2012）09-0003-02
1、引言
随着对控制系统所需具备功能的要求不断提高，控制系统的设计日趋复杂。单片机凭借其稳定可靠的性能在伺服控制系统设计中长期占有一席之地，但是随着需要检测和控制的信息不断增加，单片机系统的资源承受着越来越大的压力。CPLD具有硬件软件化的独特性能，并且可以承担在复杂工况下的工作，于是我们就选用了CPLD做为协处理器，在伺服系统设计中承担位置信息读取、电机控制、限位信号检测等工作，从而有效地分担单片机的任务量。通过在若干工程中的成功应用，证明这种设计思想是具有广
摘自：学生论文www.udooo.com
泛地借鉴意义的。本文以在便携站伺服控制系统中的设计为例进行介绍。2、系统概述
单片机做为主控芯片，接收来自上位机的指令，实现操作人员的控制要求。同时单片机也可以直接通过采集按键等模块触发的信息，完成各种本地自动控制功能。单片机通过与CPLD之间的通信，传达控制指令并同时接收CPLD采集到的各种数据信息。通过对CPLD采集到的各种信息的处理，将这些数据反馈至上位机，实现各种显示。CPLD主要完成码盘位置信息的处理及反馈、电机驱动脉冲的产生、限位开关数据的采集等工作。系统框图如图1所示。3、驱动电路设计
单片机和CPLD设计在同一块印制板上，通过使用Verilog硬件描述语言对CPLD进行编程，实现相应的功能需要。通过对CPLD进行硬件管脚分配，与相应功能的硬件电路连接，实现各种功能。步进电机驱动器主要输入为方向、使能及脉冲，CPLD通过M_DIR、M_EN、M_PUL三个引脚与其连接，实现电机驱动。步进电机驱动部分电路原理图如下图2所示。CPLD主时钟根据实际要求相应选取，本课题选用的主时钟为1
1.0592MHz。步进电机频率产生部分程序如下所示：
4、位置信息读取
要实现伺服控制，需要得到相应的速度及位置信息。本设计采用光电码盘作为位置信息产生设备。通过与CPLD的通信，实现角度的读取，从而实现位置闭环控制。位置反馈部分硬件电路如图3所示。码盘主要硬件配置为片选、时钟及数据反馈，我们选用的码盘为串行数据输出码盘，通过CPLD编程，将串行数据转化为并行数据并输出给单片机，减少了单片机对数据的处理工作量。码盘数据读取部分CPLD电路图如下图4所示。
可靠的伺服控制系统都需要设计软件及硬件双重的限位保护，通过选用接近开关等传感器并设计相应的电路可以实现硬件限位功能，这里不作详细介绍。
5、结语
本文提出的CPLD在伺服控制系统中的应用，可以充分发挥CPLD硬件软件化的优点，在固有硬件环境下实现有效裁减硬件功能。CPLD做为协处理器分担了单片机的大量工作，减轻单片机的资源负担。笔者已在很多工程中成功使用这种设计思路，达到了很好的应用效果，该设计思想对于伺服控制系统设计具有很强的借鉴意义。
参考文献
周立功，夏宇闻.单片机与CPLD 综合应用技术[M].北京：北京航空航天大学出版社，2004.
李洪伟，袁斯华等.基于Quartus II的FPGA/CPLD设计[M].北京：电子工业出版社，2006.
[3]黄智伟.FPGA系统设计与实践[M].北京：电子工业出版社，2005.
[4]井新宇.基于FPGA/CPLD设计与实现UART[J].今日电子，2004，（07）.
[5]Bunse C，Gross H G，Peper C.Applying a model-based approach for embedded system development[C]//33rd Euromicro Conference on Software Engineering and Advanced Applications.Lübeck，Germany，2007：121-128.
[6]陈冬梅，梁红玉，陆冬妹.PC机与单片机间串行通信的实现[J].现代电子技术，2010，（17）.
[7]季晓松，李正生.一种基于CPLD的串行码发生器设计[J].电子测量技术，2010，（09）.