您的位置: turnitin查重官网> 工程 >> 电子通信工程 >阐述系统基于FPGA光纤陀螺捷联系统硬件平台设计和实现中专生

阐述系统基于FPGA光纤陀螺捷联系统硬件平台设计和实现中专生

收藏本文 2024-03-04 点赞:33644 浏览:149366 作者:网友投稿原创标记本站原创

摘要:随着惯性技术的进展,光纤陀螺捷联惯导系统被广泛运用于海、陆、空、天各种武器平台的导航、制导与制约系统中,成为现代武器系统的核心装置,也是衡量武器现代化程度的重要标志。本论文针对光纤陀螺捷联惯导系统的关键技术之一,即系统的硬件平台设计进行了详细的探讨。当前的光纤陀螺捷联惯性导航系统硬件平台普遍利用DSP+FPGA架构的形式,其有着的不足有硬件平台扩展的芯片较多,设计复杂,作为主处理器的DSP和接口制约的FPGA协调难,耦合不够紧密。针对上面陈述的不足,本论文提出了基于FPGA的光纤陀螺捷联惯性导航系统硬件平台设计案例,采取内嵌有PowerP05硬核处理器的Virtex-4FX20芯片作为系统硬件平台的核心,将系统所需的数据采集、数据处理、接口通信以及数据和程序存储等功能集成于FPGA,构建了FPGA的片上系统,并且在FPGA芯片内为PowerP05处理器设计了浮点运算单元,使系统的数据处理能力进一步加强。本论文主要以以下几个方面进行了设计与探讨:(1)通过对系统需求的浅析,设计了光纤陀螺捷联惯性导航系统的硬件电路。设计了光纤陀螺的数据接口电路、石英挠性加速度计的数据采集电路、Virtex-4FX20芯片的配置电路、系统的数据和程序存储电路以及硬件平台对外的通信接口电路。(2)在硬件平台设计的基础上,对作为硬件平台核心的FPGA进行了片上系统的设计。在FPGA内部利用其逻辑资源和IP核技术,设计了陀螺和加速度计的采集模块,写作了存储和通信接口制约器,重点设计了浮点运算单元;并详细介绍了系统软件的开发流程和系统软件的加载流程。(3)完成了硬件平台基本参数的测试,并对硬件平台各功能模块进行了仿真与调试,给出了光纤陀螺捷联惯性导航系统硬件平台的性能指标。关键词:光纤陀螺捷联惯导系统论文硬件平台论文FPGA论文片上系统论文

    摘要5-6

    ABSTRACT6-9

    第1章 绪论9-17

    1.1 惯性导航系统的进展9-10

    1.2 光纤陀螺的进展及运用前景10-13

    1.2.1 国内外光纤陀螺的进展历程10-12

    1.2.2 光纤陀螺的运用前景12-13

    1.3 课题的探讨作用13-15

    1.4 论文的工作及章节安排15-17

    第2章 系统的基本原理和整体结构设计17-29

    2.1 捷联惯性导航系统的基本原理17-19

    2.2 光纤陀螺仪基本原理19-22

    2.2.1 Sagnac 效应19-20

    2.2.2 干涉式光纤陀螺基本原理20-22

    2.3 光纤陀螺捷联惯导系统的组成22

    2.4 系统对硬件平台的需求浅析22-25

    2.4.1 硬件平台的功能需求23-24

    2.4.2 硬件平台的性能需求24-25

    2.5 核心器件特性和系统的整体结构设计25-28

    2.5.1 PowerP05 硬核处理器25-26

    2.5.2 CoreConnect 片内总线26

    2.5.3 逻辑资源26-27

    2.5.4 硬件平台的的总体设计27-28

    2.6 本章小结28-29

    第3章 光纤陀螺捷联惯导系统硬件平台电路设计29-47

    3.1 引言29

    3.2 陀螺和加速度计信息采集电路的设计29-34

    3.2.1 光纤陀螺信息接口电路设计29-30

    3.2.2 加速度计信息采集电路设计30-34

    3.3 硬件平台的配置和存储电路设计34-40

    3.3.1 FPGA 配置方式与配置电路设计35-37

    3.3.2 硬件平台的存储电路设计37-40

    3.4 通信接口电路的设计40-41

    3.5 硬件平台电源及监控电路的设计41-44

    3.5.1 电源电路的设计41-43

    3.5.2 电源监控电路的设计43-44

    3.6 硬件平台电磁兼容性设计44-46

    3.6.1 电磁兼容性44

    3.6.2 提升硬件平台电磁兼容性的具体措施44-46

    3.7 本章小结46-47

    第4章 FPGA 的片上系统设计47-64

    4.1 引言47

    4.2 FPGA 片上系统的总体设计47-60

    4.2.1 陀螺和加速度计数据采集模块设计48-53

    4.2.2 浮点运算单元设计53-55

    4.2.3 存储器接口模块设计55-59

    4.2.4 通信接口模块设计59-60

    4.3 系统软件的设计60-62

    4.3.1 捷联导航系统软件设计60-61

    4.3.2 系统软件加载流程61-62

    4.4 本章小结62-64

    第5章 硬件平台的仿真与调试64-74

    5.1 硬件平台基本参数测试64-65

    5.2 各功能模块仿真与调试65-70

    5.2.1 FPGA 的配置调试65-68

    5.2.2 陀螺采集模块调试68-69

    5.2.5 浮点运算单元调试69-70

    5.3 调试不足浅析与解决70-72

    5.4 硬件平台的性能指标72-73

    5.5 本章小结73-74

    结论74-75

copyright 2003-2024 Copyright©2020 Powered by 网络信息技术有限公司 备案号: 粤2017400971号