本站原创
不久前，Altera公司公开了在其下一代20nm产
据Misha Burich博士介绍，Altera的20nm混合系统架构包括40-Gbps收发器技术、下一代精度可调数字信号处理(DSP)模块体系结构以提供高达5 TFLOP（每秒5万亿次浮点运算）的IEEE 754标准浮点运算性能、异质混合3D IC技术即通过创新的高速互联接口来集成FPGA和用户可写作HardCopy ASIC，或者集成包括存储器、第三方ASIC、光接口等在内的各种技术。
20nm混合系统架构在功耗管理方面继续创新，包括自适应电压调整、可编程功耗技术、以及工艺技术优化等，使得Altera器件功耗比前一代降低了60%。异质混合20nm系统的开发通过全功能高级设计环境得以实现，这一设计环境包括系统集成工具(Qsys)、基于C的设计工具(OpenCL?)以及DSP开发软件(DSP Builder)。 Altera持续关注通过增强其开发工具以在20nm实现业界最快的编译时间，来提高设计人员的效能。
值得注意的是，Altera是业界唯一能够在一个器件中集成FPGA和ASIC的公司。Altera下一代器件采用TC的20nm工艺技术和业界最高的系统集成度，并包括硬核ARM处理器子系统。20nm 片上系统(SoC) FPGA为客户提供了从28-nm到20nm的软件移植途径，同时将处理器子系统的性能提高了50%。（老虎）
摘自：学生论文www.udooo.com
品中规划的几项关键创新技术，通过在20 nm的体系结构、软件和工艺的创新，支持更强大的混合系统架构的开发。日前，Altera公司资深副总裁首席技术官Misha Burich博士专程来到北京，详细介绍了创新技术的细节。据Misha Burich博士介绍，Altera的20nm混合系统架构包括40-Gbps收发器技术、下一代精度可调数字信号处理(DSP)模块体系结构以提供高达5 TFLOP（每秒5万亿次浮点运算）的IEEE 754标准浮点运算性能、异质混合3D IC技术即通过创新的高速互联接口来集成FPGA和用户可写作HardCopy ASIC，或者集成包括存储器、第三方ASIC、光接口等在内的各种技术。
20nm混合系统架构在功耗管理方面继续创新，包括自适应电压调整、可编程功耗技术、以及工艺技术优化等，使得Altera器件功耗比前一代降低了60%。异质混合20nm系统的开发通过全功能高级设计环境得以实现，这一设计环境包括系统集成工具(Qsys)、基于C的设计工具(OpenCL?)以及DSP开发软件(DSP Builder)。 Altera持续关注通过增强其开发工具以在20nm实现业界最快的编译时间，来提高设计人员的效能。
值得注意的是，Altera是业界唯一能够在一个器件中集成FPGA和ASIC的公司。Altera下一代器件采用TC的20nm工艺技术和业界最高的系统集成度，并包括硬核ARM处理器子系统。20nm 片上系统(SoC) FPGA为客户提供了从28-nm到20nm的软件移植途径，同时将处理器子系统的性能提高了50%。（老虎）