分析高效AES和S4算法高效可重构实现中专

摘要：可重构芯片提高了芯片的安全性和灵活性，具有良好的应用前景，但其处理速度较ASIC实现的专用芯片却有很大程度的下降。在此分析AES和S4算法的可重构性，利用流水线、并行处理和可重构技术，提出了一种可重构体系结构。基于该体系结构实现的AES和S4算法较其他同类设计相比，在资源规模相当的情况下，处理速度有了较大的提高。
关键词：可重构体系结构；AES算法；S4算法；芯片
1004373X（2012）18006403
引言
技术是信息安全的核心技术，在通信安全中扮演着极其重要的地位。可重构芯片利用可重构的硬件资源，根据不同的应用需求灵活地改变自身硬件结构，为不同的算法提供与之匹配的内部结构和外部特性，大大的提高了芯片的灵活性、安全性和扩展性，具有良好的应用前景。与单一算法芯片相比，可重构芯片虽然增强了安全性和灵活性，但是处理速度却大大降低了。信息技术的飞速发展，对算法的处理速度要求也越来越高，尤其用于数据加/解密的分组算法，其低吞吐率成为安全通信的瓶颈。
AES算法的分组长度和密钥长度均可变。当密钥长度为128位，192位和256位时，加密轮数分别为10，12和14，每轮由4个变换组成，依次为字节代替、行移位、列混合及轮密钥加。最后一轮变换与其他轮略有不同，没有列混合变换。解密过程与加密过程相反，4个变换为相应加密变换的逆变换。S4算法[3]，其分组长度和密钥长度均为128位，加密过程为32轮迭代运算以及最后输出的反序变换。解密运算和加密运算相同，只是子密钥使用顺序刚好相反。轮运算主要包括32位异或运算、S盒查找表及32位循环左移。
AES和S4分别是国际、国内重要的加密算法，研究同时实现AES和S4算法的可重构芯片有着重要的意义。本文设计了一种实现AES和S4算法的可重构体系结构，它既有较好的安全性和灵活性，又有接近ASIC实现的高速度。
1重构性分析
每一个算法均有一系列的基本操作按照一定的顺序连接而成，并且不同算法往往具有相同或相似的操作。要对不同的算法进行可重构设计，必须先提取出相

源于：毕业设计论文范文www.udooo.com

同或相似的操作，并把相同或相似的操作设计为可重构单元，为不同的算法所共用。为适应不同应用需求，通过控制模块改变可重构单元的内部结构及其连接关系，进而适应不同的算法。分析借鉴文献[4]对可重构单元进行划分的方法，对AES和S4算法单元划分得到表1。